

Practica 3. Amplificador en configuracion fuente común.

Santiago Cadena Alvarez, Maria Jose Morales Villacres
{scadenaa,mmoralesvi}@unal.edu.co

Departamento de Ingeniería Eléctrica y Electrónica
Universidad Nacional de Colombia. Bogotá D.C., Colombia.

Abstract—

The purpose of this report is to study the amplifiers in common source configuration, during the practice an amplifier circuit was polarized where the appropriate resistances were found to find a suitable operating point, in addition experimentally the gain values of the amplifiers were obtained and Their input and output impedances were characterized.

Palabras claves— common source, gate, drain, NMOS transistors, PMOS transistors, voltage gain, impedance, amplifiers, simulations, graphs

I. INTRODUCCIÓN

Un amplificador es un dispositivo que tiene la capacidad de aumentar la fuerza de una señal, aumentando también la amplitud y sin cambiar sus demás características de dicha señal; esta señal que se maneja en la entrada puede ser una señal de potencia, una señal de corriente o sencillamente una señal de voltaje.

Los circuitos amplificadores se componen de FET (Transistor de efecto Fied) o transistor de unión bipolar normal basado en sus 3 terminales. La ventaja de estos amplificadores es que se usan como amplificadores de pequeña señal porque producen alta impedancia de entrada, alta ganancia de voltaje y bajo ruido en la señal de entrada.

En la práctica tenemos tres configuraciones amplificadoras básicas con transistores bipolares: source común, Drain común y Gate común, siendo la configuración de source comun la que será relevante durante esta practica.

II. MARCO TEÓRICO

II-A. Espejos de Corriente

Los espejos de corriente son dispositivos fundamentales en electrónica para replicar una corriente de referencia en otra rama del circuito. En su forma más básica, el espejo de corriente simple utiliza un transistor, ya sea NMOS o PMOS, para generar una corriente reflejada que es proporcional a la

corriente de entrada. Esta configuración se utiliza comúnmente en aplicaciones de polarización y carga activa en circuitos integrados.

El espejo de corriente simple ofrece una relación constante entre la corriente de entrada y la corriente de salida, lo que lo hace adecuado para mantener la estabilidad en aplicaciones de polarización de transistores.

$$I_{ref} = \frac{K_{ref}}{K_{out}} I_{out}$$




Figura 1: Espejo de corriente NMOS




Figura 2: Espejo de corriente PMOS

II-B. Amplificador Source Común:

En electrónica un amplificador de fuente común es uno de los tres amplificadores de efecto campo, que se utiliza típi-

camente como un voltaje un un amplificador de transconductancia. Aquí la fuente actúa como un terminal común entre la entrada y la salida y produce ganancia de corriente y de voltaje de acuerdo con la impedancia de entrada y la impedancia de salida. Para saber a cual de las tres configuraciones pertenece un transistor, se deben analizar sus señales de entrada y salida, el terminal restante es lo que se conoce como común.

Para esta configuración en específico, la señal de entrada se encuentra en el Gate, por lo tanto la señal de salida se amplifica y se obtiene a través de la resistencia en la carga en el Drain.




Figura 3: Configuración Source común

II-B1. Ganancia en AC: El amplificador de fuente común tiene una alta ganancia de voltaje. Esto se debe a que la entrada de señal se aplica en la terminal de control de voltaje, donde la entrada de señal no carga directamente la entrada del amplificador.

La ganancia en AC es la relación existente entre V_{out} y V_{in} , por lo tanto su ecuación es la siguiente:

$$\frac{V_o}{V_i} = \frac{-R_L g_m r_o}{R_L + r_o + R_S(1 + g_m r_o)}$$

Para esta práctica se puede despreciar R_S , por lo tanto la expresión queda de la siguiente manera:

$$-\frac{(R_D \parallel R_L)}{\frac{1}{g_m}}$$

II-B2. Impedancia de entrada: La impedancia de entrada de un amplificador se refiere a la resistencia que presenta el amplificador a la señal de entrada. La entrada del amplificador de fuente común presenta una impedancia de entrada alta. Esto se debe a que la compuerta está desacoplada de la fuente de la señal de entrada, lo que minimiza la carga sobre esta

señal.

La impedancia de entrada en este tipo de configuración será el paralelo de R_G y la impedancia mirando hacia el terminal de Gate $Z_{in(gate)}$. Por lo tanto se considera la siguiente expresión:

$$Z_{in} = R_G \parallel R_{GS} \approx R_G$$

En la mayoría de casos R_{GS} tiende a ser muy pequeña y por lo que se desprecia.

II-B3. Impedancia de salida: La impedancia de salida de un amplificador se refiere a la resistencia que presenta el amplificador a la carga o al dispositivo al que se conecta. La impedancia de salida del amplificador de fuente común es baja. Esto permite que el amplificador conduzca cargas externas con facilidad y minimiza los efectos de carga en la señal de salida.

La impedancia de salida será la resistencia de polarización de Drain R_D , en paralelo con la impedancia interna de la fuente de corriente dentro del modelo del dispositivo:

$$Z_{out} = r_{model} \parallel R_D \approx R_D$$

II-C. Efecto Body

El efecto body ocurre debido a la influencia del sustrato semiconductor debajo del canal del transistor. Este sustrato suele estar conectado a una terminal llamada body o sustrato. Dependiendo de la configuración del transistor, el cuerpo puede estar conectado a la fuente (como en un transistor MOSFET de canal N) o estar conectado a una terminal independiente (como en un transistor MOSFET de doble fuente o en algunos diseños avanzados).

En un transistor, el sustrato semiconductor es dopado de tal manera que pueda establecerse una unión PN entre el sustrato y el canal, permitiendo así el control del transistor. El voltaje aplicado al sustrato puede influir en las características del transistor, alterando la anchura del canal y, por lo tanto, su conductividad.

En dispositivos de potencia, el efecto body es especialmente relevante, ya que las altas tensiones pueden provocar una degradación significativa en el rendimiento del transistor. Para contrarrestar este efecto, se pueden utilizar técnicas de diseño avanzadas, como el uso de estructuras de transistor más complejas, dieléctricos de aislamiento mejorados o técnicas de fabricación específicas.

III. PROCEDIMIENTO

Se montaron los siguientes circuitos:




Figura 4: 1 configuración amplificador SC




Figura 5: 2 configuración amplificador SC

III-A. Diseño

Se escogió $V_{dd} = 5V$, y $V_{ss} = 0V$ y el primer transistor así como en el anterior para poner la resistencia de referencia del espejo de corriente NMOS. También se asumieron todas las V_{tn} y K iguales. ($V_{tn} = 0,38V$, $K_n = 260\mu A/V^2$).

III-A1. Análisis en DC:

■ Espejo NMOS

De acuerdo al anterior informe anterior se hizo el análisis circuito teórico y se tuvo que $R_{ref} = 58,6k\Omega$, sin embargo el valor real para que el espejo funcionara correctamente fue $R_{ref} = 55K\Omega$, obteniendo un punto de polarización de $V_{DS} = 1,498V$, $I_D = 70\mu A$, $V_{ov} = 1,10V$. Incluyendo el efecto Early:

$$70\mu = 260\mu(V_{GS1} - 0,38)^2(1 + 0,027 \cdot 1,498)$$

$$V_{GS} = 1,099V$$

$$R_{ref} = \frac{5 - V_{GS1}}{I_D} = 55,7k\Omega$$

■ Espejo PMOS

Igualmente con el espejo PMOS en la teoría se obtuvo un $R_{ref} = 50,7k\Omega$ pero para que el espejo funcionara correctamente se tuvo $R_{ref} = 51K\Omega$, obteniendo un punto de polarización de $V_{DS} = -3,737V$, $I_D = 70\mu A$. Incluyendo el efecto Early:

$$70\mu = \frac{110\mu}{2}(V_{GS1} + 0,6)^2(1 - 0,0345 \cdot 3,737)$$

$$V_{GS} = -1,454V$$

$$R_{ref} = \frac{5 + V_{GS1}}{I_D} = 50,65k\Omega \approx 51k\Omega$$

$$r_0 = \frac{1}{\lambda R_2} = 414,07k\Omega$$

El análisis en DC es idéntico si se realiza con un NMOS que si se hace con un PMOS, la única diferencia es que los valores V_{DS} son negativos, al igual que pasa con V_t . Es por esto, que la explicación se hará con el NMOS: Como se esta considerando el efecto Early, no se puede asumir que $V_{ov3} = V_{ov1}$, además hay que considerar el efecto del cuerpo II-C. También, como la corriente es igual en la rama $V_{DS3} = V_{DS1}$

$$I_D = K(V_{ov3})^2(1 + \lambda V_{DS3})$$

$$V_{ov3} = \sqrt{\frac{I_D}{K(1 + \lambda V_{DS3})}}$$

Añadiendo el efecto body:

$$\delta V_t = \gamma \left(\sqrt{2\phi_B + |V_{SB}|} - \sqrt{2\phi_B} \right)$$

$$V_{tnuevo} = V_t + \delta V_t$$

Sabiendo que V_{S3} es igual que V_{DS1} , encontrado del punto de operación, entonces:

$$V_{G3} = V_{ov3} + V_{tnuevo} + V_{DS1}$$

Con esta tensión, es posible encontrar la relación entre R_1 y R_2 sabiendo que también:

$$V_{G3} = 5 \frac{R_2}{R_2 + R_1}$$

$$R_2 = \frac{R_1 V_{G3}}{1 - V_{G3}}$$

Por ultimo, para R_D , se debe considerar, la condición de saturación en el transistor 3:

$$V_{DS} \geq V_{ov3}$$

$$V_{DD} - (I_D R_D) - V_{DS1} \geq V_{ov3}$$

$$R_D \leq \frac{V_{DD} - V_{DS1} - V_{ov3}}{I_D}$$

$$R_{Dmax} = \frac{V_{DD} - V_{DS1} - V_{ov3}}{I_D}$$

Como se vio en II-B, lo ideal es tener una R_D alta para una mejor ganancia por lo que es necesario tener un V_{DS1} bajo. Por esa misma razón es que se escogió el punto de operación con el valor mas bajo posible de la practica anterior sin afectar la corriente. Cómo se vio en

III-A2. Amplificador E. NMOS: Con las ecuaciones descritas anteriormente y sabiendo que $\gamma = 0,85$, $\phi = 0,9$:

$$V_{tnuevo} = 0,38 + 0,4032 = 0,783V$$

$$VG_3 = 1,99V, V_{ov3} = 1,21V$$

Con esto:

$$R_2 = 0,631M\Omega, R_1 = 1M\Omega$$

Rango de R_D para que esté en saturación:

$$R_{dmax} = 32,7k\Omega$$

III-A3. Amplificador E. PMOS: La ventaja respecto al anterior circuito es que no necesita resistencias para la compuerta del amplificador, ya que siempre va a estar polarizado ($V_{DS} \geq V_{ov6}$). Sin embargo presenta la desventaja que si se conecta una carga R_D al source M_6 se cae la ganancia y también afecta la impedancia de salida.

En el amplificador E. PMOS se tiene una ganancia de:

$$A_v = \frac{-gm * V_{gs} * (R_L \parallel ro_2 \parallel ro_3)}{V_{gs}}$$

$$A_v = -121,49 * (1M \parallel 30k \parallel 522k)$$

$$A_v = -16,8 \frac{v}{v}$$

Impedancia de entrada:

$$Z_{in} = \frac{R_L + R_m}{1 + gm * R_m}$$

$$Z_{in} = 8,34K\Omega$$

Impedancia de salida:

$$Z_{out} = R_m \parallel 10M$$

$$Z_{out} = 96M\Omega$$

III-B. Analisis en AC

En AC, el circuito esquemático se reduce a lo siguiente: En donde se obtiene la ganancia de II-B:

$$I_d = 67\mu A$$

$$V_{ov1} = 1,1030V$$

$$g_m = 121,49\mu A/V$$

$$A_v = \frac{121,49 * (30k\Omega * 10M\Omega)}{30k\Omega + 10M\Omega} = 3,63V/V$$

La impedancia de entrada :

$$r_o = \frac{1}{\lambda I_D} = \frac{1}{0,027V^{-1} * 670\mu A} = 522,1k\Omega$$

$$Z_{in} = \frac{R_1 * R_2}{R_1 + R_2} = \frac{10 * 6,314}{10 + 6,314} = 3,87M\Omega$$

$$Z_{out} = (r_o \parallel 10M\Omega) \parallel 30K\Omega = 28,375k\Omega$$

III-C. Simulación

III-C1. Amplificador con E. NMOS: En DC, se verificó el estado de saturación con $I_{d3} = I_{d2} = 67,6\mu A$:




Figura 6: Polarización de circuito en DC

Con los valores calculados se obtuvo:




Figura 7: Ganancia Amplificador NMOS, $V_f = 160mV$, $f = 100kHz$

$$G = 0,786/0,16 \approx 5V/V$$




Figura 8: Respuesta en frecuencia para entrada y salida Amplificador NMOS, $V_f = 160mV$

$$BW = 24,07MHz$$




Figura 9: Respuesta en frecuencia Z_{in} , $V_f = 160mV$

$$Z_{in} = 385k\Omega$$




Figura 10: Respuesta en frecuencia Z_{out} , $V_f = 160mV$

$$Z_{out} \approx 30k\Omega$$

III-C2. Amplificador con E. PMOS: En DC, se verificó el estado de saturación con $I_{d3} = I_{d2} = 72,4\mu A$:




Figura 11: Polarización de circuito en DC

La ganancia con $V_f = 40mV$ fue:




Figura 12: Ganancia Amplificador Espejo PMOS, $V_f = 40mV$, $f = 1kHz$

$$G = 3,54V/V$$

Y las respuestas en frecuencia:




Figura 13: Respuesta en frecuencia para entrada y salida Amplificador 2 configuración, $V_f = 40mV$

$$BW = 24,58MHz - 199,4kHz = 24,58MHz$$




Figura 14: Respuesta en frecuencia Z_{in} , $V_f = 40mV$

$$Z_{in} = 2,32M\Omega$$




Figura 15: Respuesta en frecuencia Z_{out} , $V_f = 40mV$

$$Z_{out} = 47k\Omega$$

III-D. Implementación

III-D1. Amplificador SC con E. NMOS: Se procedió a medir la entrada y la salida, y posteriormente corroborar los valores reales exportando los datos. Se pudo observar bastante distorsión en la entrada, sin embargo por medio de los filtros capacitivos incorporados, la salida se suavizó.




Figura 16: Entrada $V_f = 160mV$, $f = 60,7kHz$





Figura 17: Salida $V_f = 160mV$

$$G = \frac{(920 + 1760)mV/2}{160mV} = \frac{1,340}{0,16} = 8,375$$

III-D2. Amplificador SC con E. PMOS: Las señales de entrada y salida se tomaron desde el osciloscopio con una amplitud de 40mV y una frecuencia de 1KHz. Graficando los datos exportados de salida, se observa que existe una ligera no linealidad, debido a que el offset se corre ligeramente.




Figura 18: Vista de entrada y salida desde el osciloscopio $V_f = 40mV$, $f = 1kHz$




Figura 19: Entrada $V_f = 40mV$, $f = 1kHz$




Figura 20: Salida Amplificador

$$G = \frac{V_{out}}{V_{in}} = \frac{(0,240 + 0,960)/2}{0,04} = 15V/V$$

IV. RESULTADOS Y ANÁLISIS

Haciendo la comparación entre los datos obtenidos en simulación y los reales, resultado en lo siguiente:

Para el análisis DC tanto en el amplificador SC con E. Nmos y el amplificador SC con E. PMOS se encuentran valores de voltaje muy similares en lo teórico, simulado y lo experimental, sin embargo, en el voltaje de drain (VD) teórico y experimental es en donde se puede observar una discrepancia

de valores mas significativa, esto se debe a que en la parte teórica principalmente se asumen condiciones ideales para el buen funcionamiento del transistor; omitiendo las condiciones reales de funcionamiento y otros factores externos.

Para el análisis ac en las dos configuraciones a pesar de que se obtuvieron valores similares para sus impedancias, se presenta una mayor discrepancia de datos en su ganancia de voltaje, donde puede existir influencia del efecto body y por lo tanto diferencias en la corriente que pasa por el transistor, creando así condiciones de trabajo del transistor diferentes a las que se tuvo en cuenta en la parte teórica.

IV-A. Amplificador SC con E. NMOS

TABLA I: Valores para polarización en DC, configuración 1

TEORICO				
Transistor	VG (V)	VOV (V)	VD (V)	ID (μ)
T1	1.099	0.719	1.498	70
T3	1.99	1.61	1.498	70
SIMULADO				
Transistor	VG (V)	VOV (V)	VD (V)	ID (μ)
T1	1.103	0.723	0.616	67.56
T3	1.935	1.555	2.973	67.56
EXPERIMENTAL				
Transistor	VG (V)	VOV (V)	VD (V)	ID (μ)
T1	1.11	0.73	0.591	65
T3	1.891	1.511	2.952	65
ERROR %				
T1	-0.6	-0.9	4	3.7
T3	2.2	2.8	0.7	3.7

TABLA II: Valores en AC, configuración 1

TEORICO			
Transistor	Zin ($K\Omega$)	Zout ($K\Omega$)	Vin/Vout V/V
T3	387	28.387	3.63
SIMULADO			
Transistor	Zin ($K\Omega$)	Zout ($K\Omega$)	Vin/Vout V/V
T3	385	30	5
EXPERIMENTAL			
Transistor	Zin ($K\Omega$)	Zout ($K\Omega$)	Vin/Vout V/V
T3	379	25.6	8.375
ERROR %			
T3	1.5	14	-67.5

IV-B. Amplificador SC con E. PMOS

V. CONCLUSIONES

- Para analizar las impedancias de entrada y salida, se requieren fuentes de prueba, ya que estos valores generalmente no son fácilmente obtenibles debido a la configuración de los circuitos. Otra alternativa es medir la tensión en una resistencia de prueba pequeña, del orden de los ohmios para encontrar la corriente para con ley de Ohm teniendo la tensión de ese nodo, encontrar la impedancia.
- Hubo disparidades entre los datos encontrados en la realidad, mayormente en AC que en DC, debido a que en simulación se asumieron todos los transistores con

TABLA III: Valores para polarización en DC, configuración 2

TEORICO				
Transistor	VG (V)	VOV (V)	VD (V)	ID (μ)
T5	3.402	-0.998	1.065	72.3
T6	1.0652	0.6852	1.065	72.3
SIMULADO				
Transistor	VG (V)	VOV (V)	VD (V)	ID (μ)
T5	3.402	-0.998	1.065	72.3
T6	1.0652	0.6852	1.065	72.3
EXPERIMENTAL				
Transistor	VG (V)	VOV (V)	VD (V)	ID (μ)
T5	4.329	-0.071	0.86	68
T6	0.89	0.51	0.86	68
ERROR %				
T5	-27	90	19	5.9
T6	16	25	19	5.9

TABLA IV: Valores en AC, configuración 2

TEORICO			
Transistor	Zin	Zout	Vin/Vout
T6	2.30	43	3.25
SIMULADO			
Transistor	Zin	Zout	Vin/Vout
T6	2.32	47	3.25
EXPERIMENTAL			
Transistor	Zin	Zout	Vin/Vout
T6	2	39	15
ERROR %			
T6	13	17	-36

iguales constantes K , V_t y λ lo que genera rangos de error en g_m , r_o , usados en las ecuaciones de los modelos.

- La impedancia de entrada de las dos configuraciones es alta con respecto a la del generador de señales (máximo 50Ω), lo que significa que existe una alta eficiencia para transferir potencia hasta la salida. Esto es útil si se desea utilizar en un amplificador multi etapa como acople en donde se tiene una impedancia de salida baja.
- El ancho de banda es bastante algo en ambas configuraciones (más de $22MHz$). Los valores de los capacitores usados garantiza que no haya una impedancia significativa que altere la ganancia del circuito de estos cuando se utilizan resistencias grandes (del orden de los Mega ohmios).
- La ventaja de usar un amplificador con espejo PMOS es que no se necesita una resistencia de drenaje, únicamente se necesita que esté bien polarizado (ID , V_{DS}), por otra parte con el espejo NMOS, se encontró un rango para R_D , de tal forma que el transistor 3 no se saliera de la zona de saturación. En la práctica hubo que tener un potenciómetro para que diera una corriente cercana a la solicitada, sin embargo no varió mucho del valor teórico ($30k\Omega$)

REFERENCIAS

- [1] Hart, D., 2011. *Power Electronics*, New York, McGraw-Hill, pp.111-132.
- [2] . Available: <https://web.ece.ucsb.edu/Faculty/rodwell/Courses/ECE137A/datasheets/ALD1106/ALD1116 N-CHANNEL MATCHED MOSFET ARRAY>.
- [3] . Available: <https://www.aldinc.com/pdf/ALD1107.pdf>, P-CHANNEL MATCHED PAIR MOSFET ARRAY.
- [4] Available: <https://www.uv.es/esanchis/cef/pdf/TemasAT3.pdf>, UniversidaddeValencia